作者  wheels ()                                           看板  Grad-ProbAsk 
 標題  Re: [計組] 效能 , clock cycle time                                     
 時間  Tue Aug  9 02:01:13 2011                                               
───────────────────────────────────────

※ 引述《alwayswish (望)》之銘言：
: ※ 引述《metalalive (想玩音樂)》之銘言：
: : [問題一]
: : from 計組重點直擊(下) , page 57
: : http://imageshack.us/f/849/0153h.jpg/
: : 這邊 single cycle machine 的 clock cycle time 計算為
: : instruction memory + RegisterFile + ALU + data memory + RegisterFile
: : but
: : from 計組重點直擊(上) , 好像是ch4. 重點 4 的後面練習
: : http://imageshack.us/photo/my-images/94/0144t.jpg/
: : 第一小題
: : 這邊 single cycle machine 的 clock cycle time 計算為
: : I-mem + Regs + Mux + ALU + D-mem + mux
: :                                         ~~~~~~
: :                                         Regs 不用再被算一次嗎?
這題張凡8/7台北班時更正過，改為要加入regs的時間

原本不加的原因是資料寫回Reg是會在下一個cycle來的前半段才執行

不過因為他問過台清交的學生他們老師都教說要加

他就把他改為要加了，因為那些老師才是出題老師XD

此題的critical path為最長時間的lw來看

為IM + Reg + ALU + DM + MUX + Reg = 400 + 200 + 120 + 350 + 30 + 200 = 1300ps

第一小題問的是MemWrite控制線最晚要在什麼時候設定才不會加長critical path的時間

因為主要是問最晚，所以只要不要超過1300ps就不會加長critical path的時間

先把1300扣掉400為控制線可以開始被設定(也就是ID階段)為900ps

因為一定要在資料到達memory之前設定完成

所以再把900扣掉memory寫入時間350為550ps

by the way，第三小題也被更正過

用lw看的話資料流不會經過Read data2


所以從ID起算將最後16個bits經過Sign Extension和MUX到達ALU的時間為20+30=50ps

將Rt經過Reg到達ALU的時間為200ps

所以要在200 - 30 = 170ps前設定完ALUSrc這根線

要在200 - 50 = 150ps前設定完ALUOp這兩根線

所以ALUOp這兩條線是要最快被generate的！

: 上面那題是 最長的cycle 指令 LOAD
: 下面那題是 STORE指令 所以不用 Reg write
:         I mem   reg read        ALU      men write      reg write
: r-type  o       o               o                       o
: lw      o       o               o        o              o
: sw      o       o               o        o
: beq     o       o               o
: jum     o
: 畫得好爛= =
: 看得懂就好..


--
※ 發信站: 批踢踢實業坊(ptt.cc)